Konsepsyon tèmik nan anbalaj elektwonik

Ak devlopman nan pwodwi elektwonik nan direksyon pou entegrasyon segondè, pèfòmans segondè ak milti-fonksyon, gen pi plis ak plis liy I / O nan chips, vitès la nan chips se pi vit ak pi vit, ak pouvwa a ap vin pi wo ak pi wo, ki mennen. nan yon seri de pwoblèm tankou ogmantasyon nan tanperati aparèy ak dansite pouvwa. Sèvi ak teknoloji CAE, yo ka prevwa pèfòmans nan aparèy elektwonik, ak dimansyon estriktirèl yo ak paramèt pwosesis yo ka optimize, konsa tankou amelyore kalite pwodwi, diminye sik devlopman pwodwi ak redwi pri devlopman pwodwi.

Sa ki anba la a se yon entwodiksyon tou kout nan teknoloji CFD simulation nan rezoud kèk pwoblèm jeni komen nan R& D pwosesis anbalaj elektwonik:

1.Analiz distribisyon tanperati nan pake chip.

2.Analiz chemen koule chalè nan pake chip.

3.Simulasyon analiz de rezistans tèmik anba estanda JEDEC apre anbalaj chip.

Nan konsepsyon tèmik anbalaj chip, nou bezwen konsidere pèfòmans transfè chalè nan anbalaj chip ak estrikti diferan, epi bay modèl anbalaj chip pou nivo tablo oswa analiz tèmik nivo sistèm. Lojisyèl Icepak ka dirèkteman jenere modèl estrikti detaye chip la dapre enfòmasyon lojisyèl ECAD, ki se pratik pou enjenyè yo predi distribisyon tanperati a ak konsepsyon optimize tèmik nan anbalaj chip.