Pouvwa refwadisman pou optimize pèfòmans sikwi ak depans yo
Simulation tèmik se yon pati enpòtan nan devlope pwodwi pouvwa ak bay gid materyèl pwodwi. Optimize gwosè modil la se tandans devlopman nan konsepsyon ekipman tèminal, ki pote sou konvèsyon nan jesyon dissipation chalè soti nan koule nan chalè metal nan kouch an kwiv PCB. Gen kèk modil jodi a itilize pi ba frekans switch pou switch redui ekipman pou pouvwa mòd ak gwo konpozan pasif. Pou konvèsyon vòltaj la ak kouran trankil kondwi kous entèn la, efikasite regilatè lineyè a relativman ba.
Kòm fonksyon yo vin pi abondan, pèfòmans lan vin pi wo ak pi wo, ak konsepsyon aparèy la vin de pli zan pli kontra enfòmèl ant. Nan moman sa a, IC diminye nivo ak sistèm diminye nivo simulation dissipation chalè vin trè enpòtan.
Tanperati anviwònman k ap travay nan kèk aplikasyon se 70 a 125 degre, ak tanperati a nan kèk mouri redwi gwosè aplikasyon otomobil se menm kòm yon wo 140 degre. Pou aplikasyon sa yo, operasyon an san enteripsyon nan sistèm nan trè enpòtan. Lè optimize konsepsyon elektwonik, egzat analiz tèmik anba tanporè ak estatik pi move senaryo ka diminye pou de kalite aplikasyon ki anwo yo ap vin de pli zan pli enpòtan.
The heat dissipation and thermal resistance paths are different according to different implementation methods: The heat dissipation pads connected to the internal heat sink panel or the heat dissipation holes at the junction of the protrusions. Use solder to connect the exposed thermal pad or bump connection to the top layer of the PCB. An opening on the PCB below the exposed thermal pad or bump connection, which can be connected to the extended heat sink base connected to the module39;s metal casing. Use metal screws to connect the heat sink to the heat sink on the top or bottom copper layer of the PCB of the metal shell. Use solder to connect the exposed thermal pad or bump connection to the top layer of the PCB. In addition, the weight or thickness of the copper plating used on each layer of the PCB is very critical. In terms of thermal resistance analysis, the layers connected to the exposed pads or bumps are directly affected by this parameter. Generally speaking, these are the top, heat sink, and bottom layers in a multilayer printed circuit board. In most applications, it can be a two reduce ounce copper (2 ounce copper = 2.8 mils or 71 µm) outer layer, and a 1 reduce ounce copper (1 ounce copper = 1.4 mils or 35 µm) inner layer, or all All are 1 ounce heavy copper clad layer. In consumer electronics applications, some applications even use 0.5 ounces of copper (0.5 ounces of copper = 0.7 mils or 18 µm) layer.
Done modèl
Simulation tanperati mouri a mande pou yon dyagram layout IC, ki gen ladann tout pouvwa FET yo sou mouri a ak pozisyon aktyèl yo ki respekte prensip anbalaj ak soude.
Gwosè ak rapò aspè chak FET yo trè enpòtan pou distribisyon chalè. Yon lòt faktè enpòtan pou konsidere se si FET yo mache ansanm oswa sekans. Presizyon nan modèl la depann de done fizik yo ak pwopriyete materyèl yo itilize. Analiz pouvwa estatik oswa mwayèn nan modèl la mande pou sèlman yon tan kout kalkil, ak dirèksyon rive yon fwa tanperati maksimòm nan anrejistre.
Analiz pasajè mande pou pouvwa diminye done konparezon tan. Nou te itilize yon pi bon pwosedi analyse pase ka switching pouvwa ekipman pou anrejistre done yo avèk presizyon kaptire ogmantasyon tanperati pik la pandan pulsasyon pouvwa rapid. Sa a kalite analiz se jeneralman tan diminye konsome epi li mande plis done done pase simulation pouvwa estatik.
Modèl sa a ka simulation porositë epoksidik yo nan zòn koneksyon mouri a, oswa porositë yo plating nan koule chalè PCB la. Nan de ka yo, epoksidik / plating porositë pral afekte rezistans nan tèmik nan pake a.
Simulation tèmik se yon pati enpòtan nan devlopman pwodwi pouvwa yo. Anplis de sa, li ka gide ou tou pou mete paramèt rezistans tèmik yo, ki kouvri tout seri a soti nan Silisyòm chip FET junction nan aplikasyon an nan divès kalite materyèl nan pwodwi a. Yon fwa nou konprann diferan chemen rezistans tèmik yo, nou ka optimize anpil sistèm pou tout aplikasyon yo.
Done sa yo ka itilize tou pou detèmine korelasyon ki genyen ant faktè derating ak ogmantasyon nan tanperati fonksyònman anbyen. Rezilta sa yo ka itilize pou ede ekip devlopman pwodwi yo devlope desen yo.
