Yon BECA konplè sou konsepsyon tèmik FPGA

    Pou nenpòt chip travay, li dwe satisfè yon seri tanperati. Tanperati sa a refere a tanperati a sou chip Silisyòm, ki anjeneral yo rele tanperati junction la.
FPGA ALTERA a divize an de kalite: klas komèsyal (komèsyal) ak klas endistriyèl (induatrial). Ranje tanperati junction nan bato klas komèsyal ki ka travay nòmalman se 0 ~ 85 degre Sèlsiyis, pandan y ap seri a nan bato klas endistriyèl se -40 ~ 100 degre Sèlsiyis. Nan kous aktyèl la, nou dwe asire ke tanperati junction chip la nan seri akseptab li yo.

Kòm konsomasyon pouvwa a nan chip la ogmante, pi plis ak plis chalè yo pral pwodwi pandan travay. Si ou vle kenbe tanperati a junction nan chip la nan seri nòmal la, ou bezwen pran sèten metòd pou byen vit gaye chalè ki te pwodwi pa chip la nan anviwònman an.
Nenpòt moun ki te etidye fizik nan lekòl presegondè konnen ke gen twa metòd prensipal transfè chalè, sètadi kondiksyon, konveksyon ak radyasyon, ak metòd sa yo yo itilize tou pa chips gaye chalè deyò.
Figi ki anba a montre yon modèl senplifye dissipation chalè chip. Se chalè a ki te pwodwi pa chip la nan figi a sitou transmèt nan pake a ekstèn nan chip la. Si pa gen okenn koule chalè tache, li pral dirèkteman gaye soti nan koki a pake chip nan anviwònman an; si yo ajoute yon koule chalè, chalè a pral transmèt soti nan pake ekstèn chip la atravè adezif la koule chalè. nan koule chalè a, ak Lè sa a, nan anviwònman an nan koule nan chalè. Anjeneral pale, sifas koule chalè a fè byen gwo, ak sifas kontak ak lè a se gwo, ki se fezab nan transfè chalè. Li te jwenn nan pratik nòmal ke pi fò nan lavabo chalè yo nwa, paske objè nwa yo fasil gaye chalè deyò, ki se tou fezab nan dissipation nan deyò nan chalè. Ak pi vit vitès van an sou sifas la nan koule chalè a, pi bon an dissipation chalè.

Modèl koule chalè chip senplifye
Anplis de sa, yon ti kantite chalè fèt nan voye boul yo soude nan chip la nan substra chip la, ak Lè sa a, gaye chalè a nan anviwònman an atravè PCB la. Depi pwopòsyon pati sa a nan chalè relativman ti, pati sa a inyore lè w ap diskite sou rezistans tèmik pake chip ak koule chalè anba a.

Premye a tout, nou bezwen konprann konsèp nan "rezistans tèmik". Rezistans tèmik dekri kapasite yon objè pou kondui chalè. Pi piti rezistans nan tèmik, pi bon an konduktiviti tèmik, ak vis vèrsa. Sa a se yon ti jan menm jan ak konsèp nan rezistans.

Soti nan rezistans nan tèmik nan chip Silisyòm nan chip nan anviwònman an, an konsideran ke tout chalè a finalman gaye nan anviwònman an pa koule chalè a, ou ka jwenn yon modèl senp tèmik rezistans, jan yo montre nan figi ki anba a:

Chip refwadisman modèl ak koule chalè
Rezistans tèmik total soti nan mouri a anbyen rele JA, kidonk satisfè:
JA=JC plis CS plis SA
JC refere a rezistans nan tèmik soti nan chip la nan pake a ekstèn, ki se jeneralman bay pa founisè a chip; CS refere a rezistans tèmik soti nan pake ekstèn chip la nan koule chalè a. Si koule chalè a tache ak sifas chip la ak adezif kondiktif tèmik, rezistans tèmik sa a se gide adezif tèmik la. Rezistans tèmik jeneralman bay founisè adezif tèmik kondiktif; SA refere a rezistans nan tèmik soti nan koule chalè a nan anviwònman an, ki se jeneralman bay nan manifakti a koule chalè. Rezistans tèmik sa a diminye ak ogmantasyon nan vitès van an, ak manifakti a anjeneral yo pral bay valè rezistans tèmik nan diferan vitès van.
Pake chip nan tèt li aji kòm yon koule chalè. Si chip la pa gen yon koule chalè, JA se rezistans nan tèmik nan chip Silisyòm nan anviwònman an apre yo fin pake. Valè sa a evidamman pi gran pase valè JA ak yon koule chalè. Valè sa a depann sou karakteristik pakè chip nan tèt li, epi li jeneralman bay manifakti chip la.
Figi ki anba a montre rezistans tèmik pake pou aparèy STRATIX IV ALTERA a. Li bay valè JA nan chip la nan divès vitès van, ak valè sa yo ka itilize pou kalkile sitiyasyon an san yon koule chalè. Anplis de sa, JC yo itilize pou kalkile valè total JA ak koule chalè.

Rezistans tèmik nan pakè aparèy Stratix iv
Sipoze ke pouvwa a konsome pa chip Silisyòm lan se P, lè sa a:
TJ(tanperati jonksyon)=TA plis P*JA
Li nesesè satisfè ke TJ pa ka depase tanperati maksimòm junction ki pèmèt chip la, ak Lè sa a, kalkile kondisyon maksimòm akseptab pou JA dapre tanperati anbyen ak pouvwa aktyèl la boule pa chip la.
JMax=(TJMax - TA)/P TA (tanperati anbyen)
Si JA nan pake chip la tèt li pi gran pase valè sa a, li nesesè pou konsidere ajoute yon aparèy dissipation chalè apwopriye nan chip la pou diminye valè efikas JA soti nan chip nan anviwònman an epi anpeche chip la soti nan surchof.
Nan yon sistèm aktyèl, yon pati nan chalè a pral disparèt tou nan PCB la. Si PCB a gen anpil kouch ak yon gwo zòn, li se tou trè fezab nan dissipation chalè.